×
۴۳,۰۰۰ تومان ۲۵,۸۰۰ تومان

آموزش برنامه نویسی VHDL (زبان توصیف سخت افزار) در نرم افزار ISE

آموزش برنامه نویسی VHDL (زبان توصیف سخت افزار) در نرم افزار ISE

تعداد دانشجو
۱,۵۶۹ نفر
مدت زمان
۱۶ ساعت و ۲۷ دقیقه
هزینه عادی آموزش
۴۳,۰۰۰ تومان
در طرح تخفیف
۲۵,۸۰۰ تومان

(کسب اطلاعات بیشتر +)
محتوای این آموزش
۱۴ بازخورد (مشاهده نظرات)
آموزش برنامه نویسی VHDL (زبان توصیف سخت افزار) در نرم افزار ISE

چکیده

در این فرادرس ابتدا مقدمه ای پیرامون طراحی سیستم های دیجیتال و انواع PLD ها از جمله FPGA و CPLD ارائه خواهیم نمود تا آشنایی لازم در این موضوعات کسب شود و سپس برنامه نویسی با VHDL به منظور طراحی، شبیه سازی، مدل سازی و پیاده سازی سیستم های دیجیتال و همچنین کار با بخش های مرتبط در نرم افزار Xilinx ISE و تا حدی ModelSim آموزش داده خواهد شد.

آموزش برنامه نویسی VHDL (زبان توصیف سخت افزار) در نرم افزار ISE

تعداد دانشجو
۱,۵۶۹ نفر
مدت زمان
۱۶ ساعت و ۲۷ دقیقه
هزینه عادی آموزش
۴۳,۰۰۰ تومان
در طرح تخفیف
۲۵,۸۰۰ تومان

(کسب اطلاعات بیشتر +)
محتوای این آموزش
۱۴ بازخورد (مشاهده نظرات)
مدرس
میکائیل بهمنی

کارشناس ارشد مهندسی برق - سیستم های الکترونیک دیجیتال

از موضوعات مورد علاقه ایشان می توان به طراحی سیستم های الکترونیکی دیجیتال و آنالوگ، طراحی مبتنی بر FPGA، هوش مصنوعی و یادگیری ماشین، پردازش سیگنال، برنامه نویسی و پردازش موازی (CPU, GPU) اشاره نمود. از طرفی ایشان سابقه انجام پروژه های صنعتی، مشاوره تحصیلی و تدریس را نیز در کارنامه خود دارند.

چکیده آموزش


توضیحات تکمیلی

امروزه در پروژه های بسیاری نیاز به انجام پردازش ها و محاسبات سنگین و پیچیده مشاهده می شود که به دلایلی نظیر: سرعت، دقت، کارایی و … استفاده از Processor و Microcontroller های عادی، برای انجام آن ها، لزوما انتخاب مناسبی نیست و باید به دنبال ابزار بهتری بود.

FPGA ها تراشه هایی قابل برنامه ریزی هستند که ابزاری قدرتمند در انجام کارهایی نظیر: طراحی و پیاده سازی سیستم های پردازش موازی، سیگنال و تصویر، سیستم های مخابراتی، کامپیوتری، محاسباتی، هوش مصنوعی و … همچنین Prototype قبل از طراحی ASIC هستند.

این تفاوت به دلیل تغییر دیدگاه از برنامه نویسی نرم افزاری در پردازنده های عادی، با معماری ثابت و غیرقابل تغییر، به برنامه نویسی برای ایجاد سخت افزار در FPGA/CPLD است، بنابراین، یادگیری حداقل یکی از زبان های توصیف سخت افزار (HDL)، ضروری است که یکی از کامل ترین و بهترین آن ها VHDL است.

در این فرادرس ابتدا مقدمه ای پیرامون طراحی سیستم های دیجیتال و انواع PLD ها از جمله FPGA و CPLD ارائه خواهیم نمود تا آشنایی لازم در این موضوعات کسب شود و سپس برنامه نویسی با VHDL به منظور طراحی، شبیه سازی، مدل سازی و پیاده سازی سیستم های دیجیتال و همچنین کار با بخش های مرتبط در نرم افزار Xilinx ISE و تا حدی ModelSim آموزش داده خواهد شد.

این آموزش پیرامون برنامه نویسی VHDL تقریبا کامل بوده و می توان پس از یادگیری آن، کار با CPLD و FPGA را آغاز نمود و برای کسانی که بخواهند به هر نحوی سیستم الکترونیکی دیجیتال، طراحی و پیاده سازی نمایند به خصوص در رشته های سیستم های الکترونیک دیجیتال، الکترونیک، سخت افزار، معماری کامپیوتر و مخابرات، پیشنهاد می شود.

نرم افزارهای متعددی به منظور برنامه نویسی HDL و کار با تراشه های CPLD و FPGA موجود هستند. هر شرکت سازنده این نوع تراشه ها دارای نرم افزارهای مختص خود است، از جمله نرم افزارهای ISE و Vivado شرکت Xilinx که نرم افزار مورد استفاده در این آموزش Xilinx ISE و تا حدودی ModelSim است.

فهرست سرفصل ها و رئوس مطالب مطرح شده در این مجموعه آموزشی، در ادامه آمده است:
  • درس یکم: معرفی آموزش
    • مروری بر روند طراحی و پیاده سازی سیستم های دیجیتال
    • معرفی تراشه های قابل برنامه ریزی (PLD) ها از جمله SPLD (PLA ,PAL ,GAL) CPLD و FPGA و دلایل اختراع آن ها
    • آشنایی با معماری و روش های برنامه ریزی PLD
    • بررسی ویژگی ها و کاربردهای PLD
    • مقایسه PLD ها با یکدیگر و با پردازنده هایی نظیر CPU
    • معرفی زبان های توصیف سخت افزار از جمله: VHDL ,Verilog و SystemC و مقایسه آن ها با زبان های نرم افزاری
    • آشنایی با شرکت های سازنده FPGA و نرم افزارهای مربوطه
  • درس دوم: آشنایی کلی با مراحل طراحی تا پیاده سازی با VHDL
    • سطوح مختلف طراحی دیجیتال (Levels of Abstraction)
    • سطوح مختلف طراحی با استفاده از HDL ,FPGA و ASIC
    • بررسی ویژگی ها و بحث های مطرح شده در سطوح مختلف این نوع طراحی ها
    • تاریخچه ایجاد زبان های HDL از جمله VHDL و Verilog
    • بررسی ویژگی ها و ابزارهای موجود در VHDL
    • مشاهده نمونه طراحی ها و برنامه های کامپیوتری به زبان VHDL جهت آشنایی اولیه
    • معرفی نرم افزار Xilinx ISE
    • شروع کار با نرم افزار ISE از جمله معرفی بخش های مختلف، ایجاد پروژه و افزودن فایل های طراحی
    • سنتز (Synthesis) نمونه طراحی هایی ساده و شبیه سازی Test Bench در نرم افزار Xilinx ISE
    • مشاهده نتایج حاصل از جمله نتایج سنتز، گزارش منابع مصرفی، شماتیک و شبیه سازی در نرم افزار Xilinx ISE
  • درس سوم: مفاهیم اولیه در VHDL
    • شمای کلی و معماری کد VHDL
    • اپراتورهای منطقی، مقایسه و ریاضیاتی
    • سیستم نمایش اعداد در VHDL / FPGA
    • اپراتورهای شیفت
    • Type های پرکاربرد در VHDL
    • Logic ها یا منطق ها در VHDL
    • مفهوم هم روندی یا Concurrency در زبان های HDL
    • معرفی Object ها در VHDL
    • قواعد نام گذاری در VHDL
    • بررسی کامل Object های Signal و Constant شامل انواع مختلف تعریف، مقداردهی و سایر نکات مهم
    • Signal Assignment
    • انواع روش های ایجاد تاخیر در Signal Assignment یا Signal Model
    • آشنایی با Resolution Function
    • Slicing
    • Concatenation
    • مثال های تکمیلی شامل چندین نمونه طراحی Gate - Level به همراه شبیه سازی و بررسی نتایج و نکات
    • مثال های تکمیلی شامل استفاده از اپراتورها به همراه شبیه سازی و بررسی نکات
    • مثال های تکمیلی شامل استفاده از تاخیر ها در Signal Assignment به همراه شبیه سازی و بررسی نکات
    • ادامه آموزش نرم افزار ISE از جمله تغییرات و ارتباط فایل های VHD.
    • آشنایی با Package های std_logic_arith و numeric_std
    • آموزش بخش هایی از محیط شبیه ساز نرم افزار ISE به نام ISim از جمله مقداردهی دستی به Signal
    • جمع و تفریق اعداد علامت دار / بدون علامت به روش مکمل دو در سیستم اعداد VHDL / FPGA
  • درس چهارم: شروع طراحی و شبیه سازی
    • معرفی انواع Port و Generic
    • ایجاد و نوشتن Test Bench به منظور تست طراحی
    • بررسی چند نمونه طراحی و شبیه سازی Test Bench
    • تعبیر و نمایش Logic های مختلف پکیج std_logic_1164 در نرم افزار ISim
    • آشنایی با Assertion Statements و نتایج حاصل در نرم افزار ISim
    • بررسی Compile و قرارگیری فایل های VHD در کتابخانه و بخش های مربوطه در نرم افزار ISE
    • نمایش زیرساختار های طراحی در نرم افزار ISim
    • Type Conversion
    • بررسی سیستم های نمایشی اعداد در نرم افزار ISim
  • درس پنجم: ساختارهای زبانی VHDL
    • عبارت های شرطی Concurrent شامل When-else و With-Select
    • بررسی برخی دیگر از اپراتورهای موجود در VHDL
    • Component Instantiation & Binding یا نمونه سازی
    • For - Generate
    • For - If - Generate
    • ایجاد اعداد Random
    • آشنایی با پکیج math-real
    • Direct Instantiation & Binding
    • مفهوم Sequential Statements
    • Process Statement
    • معرفی Object به نام Variable و مقایسه با Signal
    • بررسی مثال ها و نکاتی مهم پیرامون اختلاف بین Signal و Variable از جمله زمان دریافت مقدار
    • بررسی مکانیزم های مختلف دریافت مقدار Signal و Variable در Process Statement
    • آموزش اولیه نرم افزار ModelSim از جمله ایجاد پروژه و افزودن فایل، Compile، شبیه سازی و نمایش مقدار Variable
    • If - Then - Else Statement
    • معرفی Object به نام Shared Variable
    • طراحی و شبیه سازی یک ماژول (Module) با چند Architecture
    • Case-When Statement
    • مساله ایجاد شدن Latch در مدارهای ترکیبی و روش های رفع آن
    • طراحی ماشین حالت (Finite State Machine)
    • آشنایی با تعریف type جدید
    • بررسی نتایج سنتز، Encoding و تعبیر سخت افزاری FSM
    • طراحی به روش Huffman Model
    • بررسی و مقایسه ماشین حالت های Mealy و Moore در مدل های Huffman و غیره
    • تعریف Type و Subtype
    • تعریف Physical Type
    • تعریف Record
    • بررسی Type ها و Subtype های از پیش تعریف شده در VHDL
    • Alias
    • بررسی Attribute های از پیش تعریف شده Array, Type, Signal, Entity
    • آرایه (Array) یک بعدی و چند بعدی
    • Aggregation
    • Function/Operator Overloading
    • حلقه ها شامل: For - loop ,While - loop ,Infinite - Loop
    • Subprogram
    • تعریف Function
    • آشنایی با پکیج std_logic_misc
    • Resolution Function
    • تعریف Procedure
    • بررسی روش های ایجاد اعداد Random
    • نمونه هایی از مدل سازی سطح بالای سخت افزار با VHDL
    • کتابخانه یا Library و تعریف Package
    • ایجاد Library و Package در نرم افزار ISE
    • Assertion Statements
    • استفاده از Clause ها
    • Wait Statements
    • File IO
    • تعریف File و بررسی کامل روش های Write و Read آن
    • آشنایی با پکیج های std.textio و std_logic_textio
    • Console TextIO
    • ادامه آموزش نرم افزار ModelSim به منظور استفاده از محیط Console TextIO
    • آشنایی با (LRM (Language Reference Manual

مفید برای رشته های
  • مهندسی برق انواع مدارات منطقی برنامه پذیر
  • مهندسی کامپیوتر
مشاهده بیشتر مشاهده کمتر

آنچه در این آموزش خواهید دید:

آموزش ویدئویی مورد تائید فرادرس
فایل برنامه ها و پروژه های اجرا شده
فایل PDF یادداشت‌ های ارائه مدرس

نرم افزارهای مرتبط با آموزش

Xilinx ISE 14.7 ,ModelSim

پیش نیاز

آشنایی با یکی از زبان های برنامه نویسی


پیش نمایش‌ها

۱. معرفی آموزش

توجه: اگر به خاطر سرعت اینترنت، کیفیت نمایش پایین‌تر از کیفیت HD ویدئو اصلی باشد؛ می‌توانید ویدئو را دانلود و مشاهده کنید (دانلود پیش‌نمایش - حجم: ۸ مگابایت -- (کلیک کنید +))

۲. آشنایی کلی با مراحل طراحی تا پیاده‌ سازی با VHDL

توجه: اگر به خاطر سرعت اینترنت، کیفیت نمایش پایین‌تر از کیفیت HD ویدئو اصلی باشد؛ می‌توانید ویدئو را دانلود و مشاهده کنید (دانلود پیش‌نمایش - حجم: ۲۸ مگابایت -- (کلیک کنید +))

۳. مفاهیم اولیه در VHDL

توجه: اگر به خاطر سرعت اینترنت، کیفیت نمایش پایین‌تر از کیفیت HD ویدئو اصلی باشد؛ می‌توانید ویدئو را دانلود و مشاهده کنید (دانلود پیش‌نمایش - حجم: ۳۷ مگابایت -- (کلیک کنید +))

۴. شروع طراحی و شبیه سازی
مشاهده این پیش‌نمایش، نیازمند عضویت و ورود به سایت (+) است.
۵. ساختارهای زبانی VHDL (بخش یکم)
مشاهده این پیش‌نمایش، نیازمند عضویت و ورود به سایت (+) است.
۶. ساختارهای زبانی VHDL (بخش دوم)
مشاهده این پیش‌نمایش، نیازمند عضویت و ورود به سایت (+) است.

راهنمای سفارش آموزش‌ها

آیا می دانید که تهیه یک آموزش از فرادرس و شروع یادگیری چقدر ساده است؟

(راهنمایی بیشتر +)

در مورد این آموزش یا نحوه تهیه آن سوالی دارید؟
  • با شماره تلفن واحد مخاطبین ۵۷۹۱۶۰۰۰ (پیش شماره ۰۲۱) تماس بگیرید. - تمام ساعات اداری
  • با ما مکاتبه ایمیلی داشته باشید (این لینک). - میانگین زمان پاسخ دهی: ۳۰ دقیقه


اطلاعات تکمیلی

نام آموزش آموزش برنامه نویسی VHDL (زبان توصیف سخت افزار) در نرم افزار ISE
ناشر فرادرس
شناسه اثر ۸–۱۲۴۵۲–۰۶۷۲۰۹ (ثبت شده در مرکز رسانه‌های دیجیتال وزارت ارشاد)
کد آموزش FVEE9601
مدت زمان ۱۶ ساعت و ۲۷ دقیقه
زبان فارسی
نوع آموزش آموزش ویدئویی (لینک دانلود)
حجم دانلود ۲۰۴۴ مگابایت (کیفیت ویدئو HD‌ با فشرده سازی انحصاری فرادرس)


نظرات

تا کنون ۱,۵۶۹ نفر از این آموزش استفاده کرده اند و ۱۴ نظر ثبت شده است.
محمد
محمد

در کل خوب بود تنها نقطه منفی که منو کمی اذیت کرد ترتیب درس دادن بعضی نکات مناسب نبود و باعث سردرگمی میشد! :)

رضا
رضا

نه خیلی بد بود، نه خیلی خوب بود متوسط رو به بالا بود،مدرس یک مروری بر مطالب ise داشتند.

محمد
محمد

از ۰ تا ۱۰۰ رو قشنگ و با نظم درس داد... این بهترین آموزش درس vhdl هست... حتی خیلیا مطالب هم اضافه تر گفت... مرسی از فرادرس

آرشاک
آرشاک

با سلام، آموزش مفید و کاملی بود.
با تشکر

زهرا
زهرا

قبلا آشنایی داشتم و میخواستم پروژمو انجام بدم، در کل بد نبود. اما بیشتر مقدماتی بود و برای کسایی که هیچ اطلاعاتی ندارند و آشنا نیستند، مفیدتر خواهد بود.

امیر عباس
امیر عباس

سلام
یه خدا قوت حسابی به آقای بهمنی و تیم فعال فرا درس .
این مجموعه برای بنده خوب و کامل بود .

خاطره
خاطره

با تشکر از آموزش عالیتون.

ستار
ستار

با عرض سلام و خدا قوت به تیم فرادرس و مدرس این موضوع جناب مهندس میکائیل بهمنی. اگر دوستان به دنبال آموزش زبان vhdl به صورت نسبتا کامل و جامع هستند این آموزش را پیشنهاد می کنم چرا که سر فصل ها تقریبا متناسب با سر فصل های آموزشی اکثر دانشگا ه ها و مراکز علمی است و می توان حتی این درس را که یکی از کاربردی ترین درس های رشته مهندسی برق و کامپیوتر هست را بدون کلاس و استاد فرا گرفت. اما ای کاش مدرس بخشی را هم به نوشتن چند پروژه آموزشی نسبتا پیچیده و کاربردی در حین درس و یا در پایان آموزش ها ارائه می دادند و خیلی هم خوب بود چند مورد از آن را هم بر روی برد های موجود اجرا می کردند .

محمد
محمد

سلام
خیلی منتظر این مجموعه بودم.

احسان
احسان

ممنون

شقایق
شقایق

سلام
با تشکر از سایت بسیار بسیار عالی فرادرس
به شدت به آموزش نیاز داشتیم.

Ahmad
Ahmad

با عرض سلام و خسته نباشید ...
بی صبرانه منتظر تهیه و انتشار این آموزش بودیم.

مسعود
مسعود

خدا قوت

سهند
سهند

باسلام و تشکر فراوان بابت ایجاد چنین محیط علمی و فعالی...

بنده و خیلی های دیگر برای پایان نامه های خود نیاز به فراگیری درسی با نام طراحی مدارات دیجیتال با استفاده از نرم افزار ise و پیاده سازی الگوریتمهای پردازشی مانند الگوریتمهای پردازش تصویر و پردازش سیگنال با fpga داریم. از انتشار این دوره سپاسگزاریم.


برچسب‌ها:
Aggregation | Alias | Array | ASIC | Assertion Statements | binding | Case When Statement | Component Instantiation | Concatenation | Concurrency در زبان های HDL | Console TextIO | CPLD | Direct Instantiation | Encoding | entity | File I/O | Finite state machine | For Generate | For If Generate | for loop | FPGA | Function/Operator Overloading | GAL | HDL | If Then Else Statement | Infinite Loop | ISim | Language Reference Manual | Levels of Abstraction | Logic ها یا منطق ها در VHDL | LRM | Object به نام Shared Variable | Object های Constant | Object های Signal | Package های numeric_std | Package های std_logic_arith | PAL | Physical Type | PLA | PLD ها | Process Statement | Resolution Function | Signal | Signal Assignment | Signal Model | Slicing | SPLD | Subprogram | Subtype | Subtype های VHDL | synthesis | SystemC | type | Type Conversion | Type های پرکاربرد در VHDL | variable | Verilog | vhdl | Wait Statements | When-else | while loop | With-Select | آبجکت Variable | آرایه چند بعدی | آرایه یک بعدی | آشنایی با پکیج math-real | آموزش نرم افزار ISE | اپراتورهای شیفت | اپراتورهای منطقی | اپراتورهای موجود در VHDL | اختلاف بین Signal و Variable | ارتباط فایل های VHD | استفاده از Clause ها | اعداد Random | انواع Port و Generic | ایجاد Library | ایجاد اعداد Random | بررسی Attribute | بررسی Compile | بررسی Type ها | بررسی نتایج سنتز | پردازنده CPU | پکیج std_logic_misc | پکیج std_logic_textio | پکیج std.textio | پیاده سازی با VHDL | پیاده سازی سیستم های دیجیتال | تاخیر ها در Signal Assignment | تراشه های قابل برنامه ریزی | تعبیر سخت افزاری FSM | تعریف File | تعریف Function | تعریف Package | تعریف Physical Type | تعریف Procedure | تعریف Record | تعریف Type | جمع و تفریق اعداد علامت دار | جمله VHDL | جمله زمان دریافت مقدار | حالت های Mealy Moore | دریافت مقدار Signal | روش های Read فایل | روش های Write فایل | روش های ایجاد تاخیر | روش های برنامه ریزی PLD | زبان VHDL | زبان های HDL | زبان های توصیف سخت افزار | زبان های نرم افزاری | زیرساختارهای طراحی در ISim | ساختارهای زبانی VHDL | سطوح مختلف طراحی | سنتز | سیستم اعداد VHDL | سیستم نمایش اعداد در FPGA | سیستم نمایش اعداد در VHDL | سیستم های نمایشی اعداد در ISim | شبیه ساز نرم افزار ISE | شبیه سازی Test Bench | شبیه سازی مقدار Variable | شرکت های سازنده FPGA | طراحی به روش Huffman Model | طراحی دیجیتال | طراحی سیستم های دیجیتال | طراحی ماشین حالت | طراحی و شبیه سازی | طراحی و شبیه سازی یک ماژول | عبارت های شرطی Concurrent | قرارگیری فایل های VHD | قواعد نام گذاری در VHDL | کاربردهای PLD | کتابخانه یا Library | محیط Console TextIO | مدارهای ترکیبی | مدل های Huffman | مساله ایجاد شدن Latch | معرفی Object ها در VHDL | معماری برنامه ریزی PLD | معماری کد VHDL | مفاهیم اولیه VHDL | مفهوم Sequential Statements | مقایسه با Signal | مقداردهی دستی به Signal | نرم افزار ISE | نرم افزار ISim | نرم افزار ModelSim | نرم افزار Xilinx ISE | نمایش مقدار Variable | نمونه سازی | نمونه طراحی Gate Level | نوشتن Test Bench | ویژگی های PLD
مشاهده بیشتر مشاهده کمتر